Development of a novel Time-to-digital converter FPGA architecture using machine learning

  • Stellenausschreibung:
  • Stellenart:

    Masterarbeit
  • Stellennummer:

    IPE 15-20
  • Eintrittstermin:

    Nach Vereinbarung
  • Kontaktperson:

    Dr.-Ing. Michele Caselle
Links